

(12)特許協力条約に基づいて公開された国際出願

(19)世界知的所有権機関  
国際事務局



(43)国際公開日  
2005年3月17日 (17.03.2005)

PCT

(10)国際公開番号  
WO 2005/024956 A1

(51)国際特許分類7: H01L 29/786, G02F 1/1368, G06K 19/00, G09F 9/00, 9/30, H01L 21/288, 21/3205, 21/336

(21)国際出願番号: PCT/JP2004/012143

(22)国際出願日: 2004年8月18日 (18.08.2004)

(25)国際出願の言語: 日本語

(26)国際公開の言語: 日本語

(30)優先権データ:  
特願2003-312079 2003年9月4日 (04.09.2003) JP

(71)出願人(米国を除く全ての指定国について): 株式会社日立製作所 (HITACHI, LTD.) [JP/JP]; 〒100-8280 東京都千代田区丸の内一丁目6番6号 Tokyo (JP).

(72)発明者; および

(75)発明者/出願人(米国についてのみ): 安藤正彦

(ANDO,Masahiko) [JP/JP]; 〒350-0395 埼玉県比企郡鳩山町赤沼2520番地 株式会社日立製作所 基礎研究所内 Saitama (JP). 足立昌哉 (ADACHI,Masaya) [JP/JP]; 〒319-1292 茨城県日立市大みか町七丁目1番1号 株式会社日立製作所 日立研究所内 Ibaraki (JP). 佐々木洋 (SASAKI,Hiroshi) [JP/JP]; 〒319-1292 茨城県日立市大みか町七丁目1番1号 株式会社日立製作所 日立研究所内 Ibaraki (JP). 若木政利 (WAKAGI,Masatoshi) [JP/JP]; 〒319-1292 茨城県日立市大みか町七丁目1番1号 株式会社日立製作所 日立研究所内 Ibaraki (JP).


(74)代理人: 作田康夫, 外 (SAKUTA,Yasuo et al.); 〒100-8220 東京都千代田区丸の内一丁目6番1号 株式会社日立製作所内 Tokyo (JP).

(81)指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM,

[続葉有]

(54)Title: ELECTRODE SUBSTRATE, THIN-FILM TRANSISTOR, DISPLAY, AND ITS PRODUCTION METHOD

(54)発明の名称: 電極基板、薄膜トランジスタ、表示装置、及びその製造方法



(57)Abstract: Using a lower electrode as a photomask, a yophobic region having generally the same pattern as that of the lower electrode and a yophobic region having a pattern which is generally the inversion of the lower electrode pattern are formed on an insulating film. A conductive ink is applied to the yophobic region and baked. Thus, an upper electrode having a pattern which is generally the inversion of the lower electrode pattern is formed in a self-alignment manner. Therefore no misalignment occurs even if a printing method is used. Thus, a semiconductor device such as an active-matrix thin-film transistor substrate can be fabricated by using a printing method.

(57)要約: 本発明は、下部電極をフォトマスクに利用して、絶縁膜上に下部電極と概ね同一パターン形状の撥液領域と概ね反転パターン形状の親液領域を形成して、親液領域内に導電性インクを塗布焼成して、下部電極に対して概ね反転パターン形状の上部電極を自己整合して形成するため、印刷法を用いても位置ずれが発生しない。このため、アクティブマトリクス型薄膜トランジスタ基板などの半導体装置が印刷法を用いて形成できる。

WO 2005/024956 A1



DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG,

CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG):

添付公開書類:  
— 國際調査報告書

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。